PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-082639

(43) Date of publication of application: 28.03.1997

(51)Int.CI.

H01L 21/20 H01L 21/268 H01L 27/12 H01L 29/786 H01L 21/336

(21)Application number: **07-240179**

(71)Applicant: SHARP CORP

(22)Date of filing:

19.09.1995


(72)Inventor: MAKITA NAOKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture a high performance semiconductor device having a high mobility using a high quality crystalline silicon film comprised by crystallizing amorphous silicon film.

SOLUTION: A silicon germanium film 103 is formed on an insulating film 102 of a glass substrate 101, and by subjecting the film 103 to energy beam radiation the film is crystallized in a melt setting process, an amorphous film 104 is formed thereon to be heat-treated, and using the crystallized silicon germanium film 103c as a seed crystal growing of the amorphous silicon film 104 is grown in its crystal, and an active region 104i of TFT 100 is formed by using the crystalline crystal silicon film 104c.



LEGAL STATUS

[Date of request for examination]

23.07.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3204489

[Date of registration]

29.06.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-82639

(43)公開日 平成9年(1997)3月28日


(51) Int. CI. 6	識別記号		FΙ					
H01L 21/20			H01L	21/20 21/268 27/12 29/78				
21/268							Z R J	
27/12								
29/786						616		
21/336						627	G	
		審査請求	未請求	請求	項の数12	OL	(全15頁)	最終頁に続く
(21)出願番号	特顧平7-240179		(71)出願人 000005049 シャープ株式会社					
(22) 出願日	平成7年(1995)9月19日		大阪府大阪市阿倍野区長池町22番22号 (72)発明者 牧田 直樹 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内					
			(74)代	理人	弁理士			

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 非晶質ケイ素膜を結晶化してなる高品質な結晶性ケイ素膜を用いて、高移動度を有する高性能半導体装置を得る。

【解決手段】 ガラス基板101の絶縁膜102上にシリコンゲルマニウム膜103を成膜し、これにエネルギービームを照射して溶融固化過程にて結晶化させた後、その上に非晶質ケイ素膜104を成膜し、これを熱処理して、結晶化したシリコンゲルマニウム膜103cをシードとして、非晶質ケイ素膜104を結晶成長させ、該結晶化した結晶性ケイ素膜104cを用いて、TFT100の活性領域104iを形成するようにした。



【特許請求の範囲】

【請求項1】 絶縁性表面を有する基板と、該基板上に 形成され、結晶性を有するケイ素膜からなる活性領域と を備えた半導体装置であって、

該活性領域は、エネルギービームの照射により溶融固化 過程にて結晶化されたゲルマニウム膜またはゲルマニウ ムを含むケイ素膜をシードとして、非晶質ケイ素膜を結 晶成長させてなるものである半導体装置。

【請求項2】 前記エネルギービームは、波長500nm以下のレーザー光である請求項1記載の半導体装置。

【請求項3】 前記ゲルマニウムを含むケイ素膜(Si1,1 Ge_1)のゲルマニウム分率Xが、0.3以上である請求項1記載の半導体装置。

【請求項4】 絶縁性表面を有する基板上に、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を形成する工程と、

該ゲルマニウム膜、またはゲルマニウムを含むケイ素膜 にエネルギービームを照射して、該膜をその溶融固化過 程にて結晶化する工程と、

該結晶化されたゲルマニウム膜またはゲルマニウムを含 20 むケイ素膜上に、非晶質ケイ素膜を形成する工程と、

加熱処理を施すことにより、結晶化されたゲルマニウム 膜またはゲルマニウムを含むケイ素膜をシードとして、 該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜と する工程と、

該結晶性ケイ素膜を用いて半導体装置の活性領域を形成 する工程と、

を含む半導体装置の製造方法。

【請求項5】 絶縁性表面を有する基板上に非晶質ケイ素膜を形成する工程と、

該非晶質ケイ素膜上に、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を形成する工程と、

該ゲルマニウム膜またはゲルマニウムを含むケイ素膜に エネルギービームを照射して、該膜をその溶融固化過程 にて結晶化する工程と、

加熱処理を施すことにより、結晶化されたゲルマニウム 腹またはゲルマニウムを含むケイ素膜をシードとして、 該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜と する工程と、

該結晶性ケイ素膜を用いて半導体装置の活性領域を形成 40 する工程と、

を含む半導体装置の製造方法。

【請求項6】 絶縁性表面を有する透光性基板上に、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を形成する工程と、

該ゲルマニウム膜、またはゲルマニウムを含むケイ素膜 上に、非晶質ケイ素膜を形成する工程と、

基板裏面側からエネルギービームを照射して、該ゲルマニウム膜またはゲルマニウムを含むケイ素膜をその溶融 固化過程にて結晶化する工程と、 加熱処理を施すことにより、結晶化されたゲルマニウム 膜またはゲルマニウムを含むケイ素膜をシードとして、 該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜と する工程と、

該結晶性ケイ素膜を用いて半導体装置の活性領域を形成 する工程と、

を含む半導体装置の製造方法。

【請求項7】 請求項5または6記載の半導体装置の製造方法において、

10 前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜 と、前記非晶質ケイ素膜とを、大気に曝すことなく連続 的に成膜する半導体装置の製造方法。

【請求項8】 請求項5または6記載の半導体装置の製造方法において、

前記エネルギービームを、前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜が溶融し、かつ、該ゲルマニウム膜またはゲルマニウムを含むケイ素膜に接する前記 非晶質ケイ素膜が溶融しない範囲のエネルギーで照射する半導体装置の製造方法。

【請求項9】 前記ゲルマニウム膜またはゲルマニウム を含むケイ素膜の溶融固化による結晶化を、前記基板を 加熱した状態で行う請求項4ないし6のいずれかに記載 の半導体装置の製造方法。

【請求項10】 前記基板の加熱を、200℃~600 ℃の温度範囲で行う請求項9記載の半導体装置の製造方 法。

【請求項11】 前記非晶質ケイ素膜を結晶成長させる ための加熱処理を、550℃~600℃の温度範囲で行 う請求項4ないし6のいずれかに記載の半導体装置の製 30 造方法。

【請求項12】 前記エネルギービームとして、波長500m以下のレーザー光を用いる請求項4ないし6のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置およびその製造方法に関し、詳しくは、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域として有する半導体装置およびその製造方法に関するものである。特に、本発明は、絶縁性基板上に設けられたTFT(薄膜トランジスタ)を用いた半導体装置に有効であり、アクティブマトリクス型液晶表示装置、密着型イメージセンサー、三次元IC等に利用できるものである。

[0002]

【従来の技術】近年、大型で高解像度の液晶表示装置や、高速で高解像度の密着型イメージセンサー、三次元IC等の実現に向けて、ガラス等の絶縁性基板上、または基板上の絶縁膜上に、高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体50素子としてはTFT等が挙げられ、その活性領域には薄

2

膜状のケイ素半導体を用いるのが一般的である。

【0003】この薄膜状のケイ素半導体としては、非晶質ケイ素(a-Si)半導体からなるものと、結晶性を有するケイ素半導体からなるものの2つに大別される。

【0004】非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられている。しかし、非晶質ケイ素半導体では、導電性等の物性が結晶性を有するケイ素半導体に比べて劣るので、今後、より高速特性を得るためには、結晶性を有するケイ素半導体を用いた半導体10装置の作製方法を確立することが強く求める。なお、結晶性を有するケイ素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶性と非結晶性の中間の状態を有するセミアモルファスケイ素等が知られている。

【0005】これらの結晶性を有する薄膜状のケイ素半 導体を得る方法としては、以下の3つの方法が主として 知られている。

【0006】(1)第1の方法は、成膜時に結晶性を有するケイ素半導体膜を直接成膜する方法である。

【0007】(2)第2の方法は、予め成膜した非晶質のケイ素半導体膜を、レーザ光の照射エネルギーにより結晶性を有するものとする方法である。

【0008】(3)第3の方法は、予め成膜した非晶質のケイ素半導体膜を、熱エネルギーを加えることにより結晶性を有するものとする方法である。

【0009】また、それ以外の特殊な方法として、特開 $\Psi5-21798$ 号公報に開示のエピタキシャル結晶成長技術による方法がある。

【0010】(4) この第4の方法は、ゲルマニウムを 30 含むシリコン混晶膜をCVD(Chemical Vapour Deposition)法により直接成膜し、さらにその上にCVD法により100%シリコンである膜(以下、100%ケイ素膜ともいう。)を成膜する。上記CVD法による処理過程にて、シリコン膜はその下層のゲルマニウムを含むシリコン混晶膜の結晶性を反映して結晶成長する。即ち、上述の(1)の方法を適用し、エピタキシャル成長させているわけである。また、この公報記載のTFTの製造方法では、ゲルマニウムを含むシリコン混晶膜の界面を利用してチャネル部を形成 40 しており、TFTの素子構造は、a-SiTFTで一般的に採用される逆スタガ型となっている。

[0011]

【発明が解決しようとする課題】ところが、上述した従来の(1)~(4)の方法では、いずれの方法によっても要求される素子特性を満足させるレベルの結晶性ケイ素膜が得られていない。

【0012】(1)の方法では、成膜工程と結晶化とが 同時に進行するため、大粒径の結晶性ケイ素を得ること が困難であり、大粒径の結晶性ケイ素を得るためにはケ 50

イ素膜を厚膜にすることが不可欠である。しかし、厚膜化しても、基本的には膜厚と同程度の結晶粒径しか得られず、この方法により良好な結晶性を有するケイ素膜を得ることは、原理的にまず不可能である。また、この方法では、成膜温度が600 ℃以上と高いので、安価なガラス基板が使用できないというコスト上の問題もある。【0013】(2)の方法では、溶融固化過程を利用して結晶化するので、個々の結晶粒内の結晶性は概ね良好である。しかし、シリコンの融点が1414 ℃と高く、結晶性を決定する固化過程において室温との間に大きな温度差が生じるため、過冷却状態となり、一般的に結晶粒径は100~200 nm程度と非常に小さいものにな

【0014】また、ハード面、つまりエネルギービームの照射装置においても問題がある。つまり、シリコンを溶融させるエネルギー以上の高エネルギーが必要になるため照射面積が小さくなり、エキシマレーザー等のパルスレーザーを用いた場合にはスキャン(重ね打ち)に伴うばらつき等が生じる。さらに、大面積基板の全面を均つに処理するには、レーザーの安定性が未だ充分ではないという問題もある。

【0015】(3)の方法では、、上記(1)および(2)の方法と比較すると大面積に対応できるという利点はあるが、結晶化に際して600℃以上の高温で数十時間にわたる加熱処理を必要とする。従って、安価なガラス基板の使用とスループットの向上を考えると、加熱温度を下げると共に短時間で結晶化させるという相反する問題を同時に解決する必要がある。

【0016】(4)の特開平5-21798号公報に開示の方法では、ケイ素膜をエピタキシャル成長させるためのシード膜である、ゲルマニウムを含むケイ素混晶膜の結晶性が良好ではない。その結果、その上に形成される結晶性ケイ素膜の結晶性も良好でなく、本発明の目的とするような高性能な素子特性は得られない。

【0017】この公報に記載の技術は、あくまでも現状のa-SiTFTをターゲットとした技術であり、ガラス基板が利用できる600℃以下の低温でa-SiTFTよりある程度高性能なTFTを提供できるにすぎないものである。また、この公報記載のTFTは、チャネル部の、ゲート絶縁膜に面する部分に、ゲルマニウムを含むケイ素混晶膜を用いた逆スタガ型の構成となっているが、ゲルマニウムは、一般的にゲート絶縁膜として利用される酸化ケイ素膜と相性が非常に悪い。従って、このようなチャネル部の界面構造で良好な素子特性を得ることは、非常に困難である。

【0018】さらに、ゲルマニウムを含むケイ素混晶膜は、100%ケイ素膜に比べて、ゲルマニウムの分率に応じてバンドギャップが狭くなる。その結果、TFTのオン特性、つまりオン電流値やキャリアの移動度等は向上するが、オフ特性の悪化、つまりオフ電圧印加時のリ

6

ーク電流の増大等が生じ、オン特性およびオフ特性双方の特性を満足する良好なTFTは得られない。

【0019】本発明は、このような従来の問題点を解決するためになされたものであり、絶縁性表面を有する基板上に、600℃以下の低温プロセスにより結晶粒径が大きく結晶性が良好な結晶性ケイ素膜を、大面積基板に対しても均一性および安定性良く作製することができ、また、TFT等の能動素子のオン特性及びオフ特性をともに向上することが可能な半導体装置およびその製造方法を提供することを目的とする。

[0020]

【課題を解決するための手段】この発明(請求項1)に係る半導体装置は、絶縁性表面を有する基板と、該基板上に形成され、結晶性を有するケイ素膜からなる活性領域とを備えた半導体装置である。該活性領域は、エネルギービームの照射により溶融固化過程にて結晶化されたゲルマニウム膜、またはゲルマニウムを含むケイ素膜をシードとして、非晶質ケイ素膜を結晶成長させてなるものである。そのことにより上記目的が達成される。

【0021】この発明(請求項2)は、請求項1記載の 20 半導体装置において、前記エネルギービームを、波長5 00nm以下のレーザー光としたものである。

【0022】この発明(請求項3)は、請求項1記載の 半導体装置において、前記ゲルマニウムを含むケイ素膜 (Si_{1-x}Ge_x)のゲルマニウム分率Xを、0.3以上 としたものである。

【0023】この発明(請求項4)に係る半導体装置の製造方法は、絶縁性表面を有する基板上に、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を形成する工程と、該ゲルマニウム膜、またはゲルマニウムを含むケイ素膜にエネルギービームを照射して、該膜をその溶融固化過程にて結晶化する工程と、該結晶化されたゲルマニウム膜またはゲルマニウムを含むケイ素膜を形成する工程と、加熱処理を施すことにより、結晶化されたゲルマニウム膜またはゲルマニウムを含むケイ素膜をシードとして、該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜とする工程と、該結晶性ケイ素膜を用いて半導体装置の活性領域を形成する工程とを含んでいる。そのことにより上記目的が達成される。

【0024】この発明(請求項5)に係る半導体装置の 40 製造方法は、絶縁性表面を有する基板上に非晶質ケイ素 膜を形成する工程と、該非晶質ケイ素膜上に、ゲルマニ ウム膜、またはゲルマニウムを含むケイ素膜を形成する 工程と、該ゲルマニウム膜またはゲルマニウムを含むケ イ素膜にエネルギービームを照射して、該膜をその溶融 固化過程にて結晶化する工程と、加熱処理を施すことに より、結晶化されたゲルマニウム膜またはゲルマニウム を含むケイ素膜をシードとして、該非晶質シリコン膜を 結晶成長させて結晶性ケイ素膜とする工程と、該結晶性 ケイ素膜を用いて半導体装置の活性領域を形成する工程 50

とを含んでいる。そのことにより上記目的が達成される。

【0025】この発明(請求項6)に係る半導体装置の製造方法は、絶縁性表面を有する透光性基板上に、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を形成する工程と、該ゲルマニウム膜、またはゲルマニウムを含むケイ素膜上に、非晶質ケイ素膜を形成する工程と、基板裏面側からエネルギービームを照射して、該ゲルマニウム膜またはゲルマニウムを含むケイ素膜をその溶融固化過程にて結晶化する工程と、加熱処理を施すことにより、結晶化されたゲルマニウム膜またはゲルマニウムを含むケイ素膜をシードとして、該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜とする工程と、該結晶性ケイ素膜を用いて半導体装置の活性領域を形成する工程とを含んでいる。そのことにより上記目的が達成される。

【0026】この発明(請求項7)は、請求項5または6記載の半導体装置の製造方法において、前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜と、前記非晶質ケイ素膜とを、大気に曝すことなく連続的に成膜するようにしている。

【0027】この発明(請求項8)は、請求項5または6記載の半導体装置の製造方法において、前記エネルギービームを、前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜が溶融し、かつ、該ゲルマニウム膜またはゲルマニウムを含むケイ素膜に接する前記非晶質ケイ素膜が溶融しない範囲のエネルギーで照射するようにしている。

【0028】この発明(請求項9)は、請求項4ないし 6のいずれかに記載の半導体装置の製造方法において、 前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜 の溶融固化による結晶化を、前記基板を加熱した状態で 行うようにしている。

質ケイ素膜を形成する工程と、加熱処理を施すことにより、結晶化されたゲルマニウム膜またはゲルマニウムを含むケイ素膜をシードとして、該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜とする工程と、該結晶性ケイ素膜を用いて半導体装置の活性領域を形成する工程とを含んでいる。そのことにより上記目的が達成される。 【0030】この発明(請求項11)は、請求項4ないし6のいずれかに記載の半導体装置の製造方法において、前記非晶質ケイ素膜を結晶成長させるための加熱処理を含んでいる。そのことにより上記目的が達成される。 【0020】この発明(請求項11)は、請求項4ないし6のいずれかに記載の半導体装置の製造方法において、前記非晶質ケイ素膜を結晶成長させるための加熱処理を含むるよ板上に非品質ケイ素

【0031】この発明(請求項12)は、請求項4ないし6のいずれかに記載の半導体装置の製造方法において、前記エネルギービームとして、波長500nm以下のレーザー光を用いるようにしている。

【0032】以下、本発明の作用について説明する。

【0033】この発明(請求項1)においては、半導体 装置の活性領域を、エネルギービームの照射により溶融 固化過程にて結晶化されたゲルマニウム膜、またはゲル マニウムを含むケイ素膜をシードとして、非晶質ケイ素

膜を結晶成長させてなる構成としたから、活性領域は、 シード膜の結晶性の向上により、結晶粒の大きな高品質 の結晶性ケイ素領域となる。

【0034】つまり、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜は、その融点が100%シリコンからなる膜に比べて低いため、溶融固化過程における固化速度が減少し、結果として大粒径の高品質な結晶性膜が得られる。このため、該活性領域を含む半導体素子を高性能なものとできる。また、上記活性領域を構成する結晶性ケイ素膜に対面するよう、ゲート電極を配置するこ 10とにより、ゲート絶縁膜との相性の悪いゲルマニウムを含むシード膜がゲート絶縁膜と接するのを回避できる。またこの際、バンドギャップが100%ケイ素膜に比べて狭い該シード膜の素子特性への悪影響、つまりオフ電圧印加時のリーク電流の増大等を防止できる。

【0035】また、この場合、溶融のための加熱温度が低くなることから、照射エネルギーが小さくて済み、大面積一括照射が可能となり、レーザ照射の安定性も増す。このためハード面、つまりレーザ照射装置等に課される条件が緩くなり、ハード面における問題も解消する。

【0036】この発明(請求項2)においては、ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を溶融するためのエネルギービームを、波長500nm以下のレーザー光としたので、波長500nm以下のレーザー光が、ケイ素およびゲルマニウムに対する吸収係数が極めて高いことから、非常に効率的に、かつ、基板にダメージを与えることなくゲルマニウム膜またはゲルマニウムを含むケイ素膜の溶融処理を行うことができる。

【0037】この発明(請求項3)においては、ゲルマ 30 ニウムを含むケイ素膜($Si_{1-x}Ge_x$)のゲルマニウム 分率Xを、0.3以上としたので、ケイ素100%から なる100%ケイ素膜よりも150℃以上融点を下げて、100%ケイ素膜に対して、明確な結晶性の向上を 図ることができる。

【0038】この発明(請求項4)においては、ゲルマニウム膜またはゲルマニウムを含むケイ素膜を成膜し、これにエネルギービームを照射して溶融固化過程にて結晶化させた後、その上に非晶質ケイ素膜を成膜し、これを熱処理により該ゲルマニウム膜あるいはケイ素膜をシード膜として結晶化し、該結晶化した結晶性ケイ素膜を半導体装置の活性領域として用いるので、シード膜の融点の低下により、その固化温度を下げてその結晶性を向上させることができ、これにより、該シード膜の結晶性が反映される結晶化ケイ素の結晶性が向上することとなる。また上記活性領域を構成する結晶性ケイ素膜上にゲート絶縁膜を介してゲート電極を配置することにより、上述したようにTFTなどの半導体素子として、オン特性及びオフ特性の双方に優れた高性能なものを得ることができる。

【0039】また、この場合、ゲルマニウム膜等の溶融 のための加熱温度が低くなることから、照射エネルギー が小さくて済み、大面積一括照射が可能となり、レーザ 照射の安定性も増し、上記と同様ハード面における問題 も解消できる。

【0040】また、この発明では、ゲルマニウム膜またはゲルマニウムを含むケイ素膜のみを形成した状態でエネルギービーム照射が行われるので、照射時のマージンが大きく、ある程度の高エネルギーを上記ゲルマニウム膜等に加えることが可能となる。よって、ゲルマニウムまたはゲルマニウムを含むケイ素膜の結晶性を非常に高品質なものとすることができる。

【0041】この発明(請求項5)においては、非晶質ケイ素膜を成膜し、その上にゲルマニウム膜またはゲルマニウムを含むケイ素膜を成膜した後、そのゲルマニウム膜またはゲルマニウムを含むケイ素膜にエネルギービームを照射し、該膜をその溶融固化過程にて結晶化させ、その後、加熱処理を施して、非晶質ケイ素膜を上記ゲルマニウム膜等をシード膜として結晶化させて結晶性ケイ素膜を形成するので、上記請求項4の発明と同様、シード膜の融点の低下により、その固化温度を下げてその結晶性を向上させることができ、これにより、該シード膜の結晶性が反映される結晶化ケイ素膜の結晶性が向上することとなる。また、上記と同様、ゲルマニウム膜等の溶融を行うためのハード面における問題も解消できる。

【0042】また、この発明では、シード膜を除去した後、結晶性ケイ素膜上にゲート電極を形成することにより、上記と同様、TFT等の半導体素子として、オン特性及びオフ特性の双方に優れた高性能なものを得ることができる。

【0043】またこの発明では、シード膜であるゲルマニウム膜またはゲルマニウムを含むケイ素膜が、非晶質ケイ素膜の上側に形成されているので、これらの膜を形成した状態で、シード膜へのエネルギービームの照射が可能である。このことから、非晶質ケイ素膜と、ゲルマニウム膜またはゲルマニウムを含むケイ素膜とを、大気に晒すことなく連続成膜が可能となる。

【0044】この発明(請求項6)においては、ゲルマ ニウム膜またはゲルマニウムを含むケイ素膜を成膜し、 その上に非晶質ケイ素膜を成膜した後、基板裏面側から ゲルマニウム膜またはゲルマニウムを含むケイ素膜に ネルギービームを照射し、該ゲルマニウム膜等を溶融固 化過程にて結晶化させ、その後、加熱処理を施し、非晶質シリコン膜を上記ゲルマニウム膜等をシード膜として 結晶化させて、結晶性ケイ素膜を形成するので、請求項 4の発明と同様、シード膜の融点の低下により、その固 化温度を下げてその結晶性を向上させることができ、これにより、該シード膜の結晶性が反映される結晶化ケイ素膜の結晶性が向上することとなる。また、上記と同

様、ゲルマニウム膜等の溶融を行うためのハード面にお ける問題も解消できる。

q

【0045】また、この発明においても、請求項4の発 明と同様にして、TFT等の半導体素子として、オン特 性及びオフ特性の双方に優れた高性能なものを得ること ができる。

【0046】また、請求項5の発明と同様、非晶質ケイ 素膜と、ゲルマニウム膜またはゲルマニウムを含むケイ 素膜とを、大気に晒すことなく連続成膜が可能となる。

【0047】この発明(請求項7)においては、前記ゲ 10 ルマニウム膜またはゲルマニウムを含むケイ素膜と、前 記非晶質ケイ素膜とを、大気に曝すことなく連続的に成 膜するので、シード膜と非晶質ケイ素膜との界面をクリ ーンに保って、シード膜の良好な結晶性を十分に反映さ せて、非晶質ケイ素膜の結晶化を行うことができる。

【0048】この発明(請求項8)においては、シード 膜と非晶質ケイ素膜とを形成した状態で、シード膜にエ ネルギービームを照射する際、エネルギービームを、該 シード膜であるゲルマニウム膜またはゲルマニウムを含 むケイ素膜が溶融し、かつ、該ゲルマニウム膜またはゲ 20 には、レーザー等のエネルギービームの照射による溶融 ルマニウムを含むケイ素膜に接する前記非晶質ケイ素膜 が溶融しない範囲のエネルギーで照射するようにしてい るので、シード膜の溶融の際に非晶質ケイ素膜が溶融す るのを回避できる。これにより非晶質ケイ素膜の結晶化 を、シード膜の良好な結晶性を反映して行うことができ る。

【0049】この発明(請求項9)においては、シード 膜であるゲルマニウム膜またはゲルマニウムを含むケイ 素膜の溶融固化による結晶化を、前記基板を加熱した状 態で行うようにしているので、シード膜の固化速度をさ 30 らに遅くして、さらなる結晶性の向上を図ることができ る。

【0050】この発明(請求項10)においては、前記 基板の加熱を、200℃~600℃の温度範囲で行うよ うにしているので、基板加熱のよるシード膜の固化速度 の低減を、基板の損傷を招くことなく、かつ固化速度低 減によりシード膜の結晶性が明確に向上するよう行うこ とができる。

【0051】この発明(請求項11)においては、前記 非晶質ケイ素膜を結晶成長させるための加熱処理を、5 40 50℃~600℃の温度範囲で行うようにしているの で、非晶質ケイ素膜の加熱による結晶成長を、基板の損 傷を招くことなく行うことができる。

【0052】この発明(請求項12)は、前記エネルギ ービームとして、波長500nm以下のレーザー光を用 いるようにしているので、波長500nm以下のレーザ 一光が、ケイ素およびゲルマニウムに対する吸収係数が 極めて高いことから、非常に効率的に、かつ、基板にダ メージを与えることなくゲルマニウム膜またはゲルマニ ウムを含むケイ素膜の溶融処理を行うことができる。

[0053]

【発明の実施の形態】以下まず、本発明の基本原理につ いて説明する。

【0054】本発明は、600°C以下の低温プロセス にて、高移動度で信頼性の高い高性能半導体装置を簡便 に得ることができ、これによりガラスなどの絶縁性基板 上にドライバモノリシック型アクティブマトリクス液晶 表示装置などの高性能薄膜集積回路を実現することが可

【0055】以下詳述すると、本発明では、エネルギー ビームの照射による溶融固化過程で結晶化されたゲルマ ニウム膜またはゲルマニウムを含むケイ素膜をシードと して、非晶質ケイ素膜を結晶成長させ、これを半導体装 置の活性領域に利用している。本発明の大きなポイント は、シリコンとゲルマニウムの融点の違いに着目した点 であり、ちなみに、ゲルマニウムの融点は、シリコンの 融点1414℃に比べ、958℃と500°C近くも低 温である。

【0056】さて、高品質な結晶性ケイ素膜を得るため 固化過程での結晶化技術が有効である。しかし、この技 術だけでは、高品質な結晶粒は得られてもその粒径が小 さく、また、結晶化のための装置等のハード面でも課題 があることは、従来技術の項で既に述べた通りである。

【0057】この溶融固化過程での結晶化において、そ の結晶性を決定する上で最も重要なパラメーターは固化 速度であり、固化速度が遅ければ、ゆっくりと結晶成長 が進むので個々の結晶粒が大粒径化され、高品質な結晶 性ケイ素膜を得ることができる。このため、実際の処理 では、レーザー照射時に基板を400℃程度に加熱し て、少しでも固化速度を遅らせることも一般的に行われ ている。

【0058】しかしながら、ガラス基板の耐熱性を考慮 すると基板の加熱温度には限界があり、最高600℃ま で基板を加熱してレーザー照射を行ったとしても、シリ コンの融点1414℃までにはまだ800℃以上の温度 差があり、画期的な効果は得られない。

【0059】そこで、本発明者は、シリコンとゲルマニ ウムとの融点の違いに注目した。上述したように、シリ コンの融点1414℃に比べて、ゲルマニウムの融点は 958℃であり、500℃近くも低温である。ゲルマニ ウム膜またはゲルマニウムを含むケイ素膜をこれにエネ ルギービームを照射して結晶化する場合、溶融固化過程 における固化速度が100%ケイ素膜の結晶化の場合に 比べて著しく減少し、その結果、大粒径の高品質な結晶 性膜が得られる。また、シリコンに対して融点が低い 分、照射エネルギーも小さくて済むので、大面積を一括 照射することが可能となり、また、安定性も増大して、 ハード面に関する問題もほぼ解決される。

【0060】この結晶化されたゲルマニウム膜またはゲ

50

ルマニウムを含むケイ素膜をシードとして、これに接し て形成された非晶質ケイ素膜を加熱処理により結晶成長 させると、溶融固化過程にて結晶化されたゲルマニウム 膜またはゲルマニウムを含むケイ素膜の良好な結晶性を 反映して、非晶質ケイ素膜が結晶化される。その結果、 従来の方法では得ることができなかったような高品質な 結晶性ケイ素膜が得られる。この結晶性ケイ素膜を半導 体装置の活性領域とすることにより、オン特性およびオ フ特性の双方が優れた高性能な半導体装置が得られる。

【0061】また、上記エネルギービームとしては、波 10 長500nm以下のレーザー光を用いるのが望ましい。 これは、波長500nm以下のレーザー光は、ケイ素お よびゲルマニウムに対する吸収係数が極めて高く、非常 に効率的に、かつ、基板にダメージを与えることなくゲ ルマニウム膜またはゲルマニウムを含むケイ素膜を結晶 化できるからである。例えば、パルスレーザーでは波長 308nmのXeClエキシマレーザー、波長248n mのKrFエキシマレーザー等があり、連続発振(C W) レーザーとしては波長488nmのArFレーザー 等がある。

【0062】また、ゲルマニウムを含むケイ素膜(Si $_{1-x}Ge_{x}$)を用いる場合、ゲルマニウム分率Xが0.3以上であるのが望ましい。図4に示すように、ゲルマニ ウムを含むケイ素膜の融点とゲルマニウム分率Xとは、 リニアな関係にある。100%ケイ素膜に対して、その 結晶性に明確なアドバンテージを持たせるためには、1 00%ケイ素膜よりも150℃以上融点を下げる必要が ある。

【0063】これは、レーザー照射時の基板加熱温度に も同じことが言え、室温より150°C以上高い温度、 すなわち、大体200°C以上に加熱しないとその差は はっきりとは現れてこない。従って、本発明におけるゲ ルマニウムを含むケイ素膜(Si_{1-x}Ge_x)のゲルマニ ウム分率Xとしては、0.3以上であることが望まし 610

【0064】またレーザー照射の際の基板加熱に関して は、被照射物質の融点とその雰囲気温度(基板温度)の 温度差が小さければ小さいほど固化速度が低下し、良好 な結晶性膜が得られることから、本発明においても基板 加熱状態でレーザー照射することが望ましい。この際の 40 基板加熱温度としては、ガラス基板の耐熱性の面から上 限値が600°C以下に制限されるため、200°C~ 600°Cであることが望ましい。

【0065】本発明の基本原理を用いて半導体装置を製 造する方法としては、主に以下の3つの方法が挙げられ る。

【0066】第1の方法は、まず、ゲルマニウム膜また はゲルマニウムを含むケイ素膜を成膜し、これにエネル ギービームを照射して溶融固化過程にて結晶化させた

より結晶化する方法である。この方法では、結晶性ケイ 素膜の下側にゲルマニウム膜またはゲルマニウムを含む ケイ素膜が残ってしまうので、TFTとしては、上記結 晶性ケイ素膜の上面をチャネル面,つまりゲート電極と 対向する面としたトップゲート型構造のものが主として 用いられる。また、この方法では、ゲルマニウム膜また はゲルマニウムを含むケイ素膜のみを形成した状態でエ ネルギービーム照射が行われるので、照射時のマージン が大きく、ある程度の高エネルギーを上記ゲルマニウム 膜等に加えることが可能である。よって、ゲルマニウム またはゲルマニウムを含むケイ素膜の結晶性を非常に高 品質なものとすることができる。

【0067】また、第2の方法は、まず、非晶質ケイ素 膜を成膜し、その上にゲルマニウム膜またはゲルマニウ ムを含むケイ素膜を成膜した後、そのゲルマニウム膜ま たはゲルマニウムを含むケイ素膜にエネルギービームを 照射し、該膜をその溶融固化過程にて結晶化させ、その 後、加熱処理を施して、非晶質ケイ素膜を結晶化させる 方法である。

【0068】この方法は、ゲルマニウム膜等の下側に結 20 晶性ケイ素膜が形成されるので、ボトムゲート型構造の TFTの製造方法にそのまま適用できる。また、非晶質 ケイ素膜を結晶化した後、上層のゲルマニウム膜または ゲルマニウムを含むケイ素膜を除去することにより、こ の第2の方法は、トップゲート型TFTの製造方法にも 適用可能となる。ゲルマニウム膜またはゲルマニウムを 含むケイ素膜は残しておいてもよいが、あくまでも非晶 質ケイ素膜を結晶化するためのシード膜として用いられ るものであり、素子形成後はリーク源にもなり得るの で、最終的には除去する方が望ましい。

【0069】またこの第2の方法では、ゲルマニウム膜 またはゲルマニウムを含むケイ素膜が結晶性ケイ素膜の 上側に形成されているので容易に除去でき、この点は、 この第2の方法をTFTの製造方法に適用する場合、大 きなアドバンテージとなる。さらに、非晶質ケイ素膜を 成膜した後、ゲルマニウム膜またはゲルマニウムを含む ケイ素膜を成膜するので、連続成膜が可能である。これ は、上記第1の方法とは異なり、非晶質ケイ素膜を結晶 化するためのシード膜が非晶質ケイ素膜上に位置するた めこれらの膜を形成した状態で、シード膜にエネルギー ビームの照射が可能であるからである。

【0070】ところで、溶融固化過程にて結晶化された ゲルマニウム膜またはゲルマニウムを含むケイ素膜の良 好な結晶性を十分に反映させて非晶質ケイ素膜を結晶化 させるためには、両者の界面をクリーンに保つ必要があ る。従って、ゲルマニウム膜またはゲルマニウムを含む ケイ素膜と、非晶質ケイ素膜とを、大気に曝すことなく 連続的に成膜することは非常に有効である。但し、この 方法では、ゲルマニウム膜またはゲルマニウムを含むケ 後、その上に非晶質ケイ素膜を成膜し、これを熱処理に 50 イ素膜にエネルギービームを照射して溶融固化過程にて

該膜を結晶化させる際に、非晶質ケイ素膜にもエネルギービームが照射されてしまうので、ゲルマニウム膜またはゲルマニウムを含むケイ素膜のみが溶融し、非晶質ケイ素膜が溶融しないようなエネルギー範囲でエネルギービームの照射を行うのが望ましい。この工程において非晶質ケイ素膜が溶融して結晶化すると、それによって結晶性ケイ素膜の結晶性が決定されてしまうので、本発明の目的とするような高品質な結晶性ケイ素膜が得られないからである。

【0071】第3の方法は、まず、ゲルマニウム膜また 10 はゲルマニウムを含むケイ素膜を成膜し、その上に非晶質ケイ素膜を成膜した後、基板裏面側からゲルマニウム膜またはゲルマニウムを含むケイ素膜にエネルギービームを照射し、該ゲルマニウム膜等を溶融固化過程にて結晶化させ、その後、加熱処理を施し、非晶質シリコン膜を結晶化させるものである。この方法では、基板裏面からゲルマニウム膜またはゲルマニウムを含むケイ素膜にエネルギービームを照射するので、使用するエネルギービームを十分透過することができる透光性材料を基板として用いる必要がある。 20

【0072】この方法は、チャネル面を形成する100%ケイ素膜がシード膜の上側に位置しているため、そのままトップゲート型構造のTFTの製造方法に適用できる。

【0073】また、この方法でも、上記第2の方法と同様、シード膜であるゲルマニウム膜またはゲルマニウムを含むケイ素膜と非晶質ケイ素膜とを形成した状態で、エネルギービームをシード膜に照射可能であるため、該シード膜と非晶質ケイ素膜の連続成膜が可能であり、このため、大気中に曝さずに両者を連続成膜することによるり該両者の界面をクリーンに保つことができ、良好な結晶性ケイ素膜を得ることができる。但し、この方法でも、ゲルマニウム膜またはゲルマニウムを含むケイ素膜にエネルギービームを照射して溶融固化過程にて該膜を結晶化させる際に、第2の方法と同様に、ゲルマニウム膜またはゲルマニウムを含むケイ素膜のみが溶融し、非晶質ケイ素膜が溶融しないようなエネルギー範囲でエネルギービームの照射を行うのが望ましい。

【0074】以上述べた3つの方法は、いずれも、ゲルマニウム膜またはゲルマニウムを含むケイ素膜の結晶化 40 処理を、基板を加熱した状態で行うのが望ましい。これは、被照射物質の融点とその雰囲気温度(基板温度)との温度差が小さいほど固化速度が低下し、良好な結晶性膜が得られるからである。その際の加熱温度としては、これも上述したように、200°C~600°Cの範囲が適当である。また、上述したように、エネルギービームとしては、波長500nm以下のレーザー光を用いるのが最も効率がよい。

【0075】そして、非晶質ケイ素膜を結晶成長させる 際の加熱処理を、温度550°C~600°Cの範囲内 50 で行うことが望ましい。従来、非晶質ケイ素膜の固相結晶化には、600℃以上の温度での熱処理が必要であったが、本発明では良好な結晶性を有するゲルマニウム膜またはゲルマニウムを含むケイ素膜をシードとして非晶質ケイ素膜を結晶化しているので、その結晶化エネルギーが低減されて、従来より50°Cも低い温度でも結晶成長が起こる。また、溶融固化過程にて結晶化されたゲルマニウム膜またはゲルマニウムを含むケイ素膜の良好な結晶性を十分に反映させて非晶質ケイ素膜を結晶化させるためには、ゆっくりと成長させる方がよく、また、ガラス基板の耐熱性の面からも、上記非晶質ケイ素膜の結晶化を、結晶化温度の下限である550℃より高く600℃より低い温度範囲で行うのが望ましい。

【0076】以下、本発明の実施の形態について説明する。

【0077】(実施形態1)図1は本発明の実施形態1による半導体装置及びその製造方法を説明するための図であり、図1(a)~図1(e)は該製造方法の主要工程における断面構造を示している。

20 【0078】図において、100は、本実施形態による 半導体装置であり、そのガラス基板101上には、絶縁 性の下地膜102を介してN型TFT100aが形成さ れている。このTFT100aは、アクティブマトリク ス型液晶表示装置のドライバー回路や画素のスイッチン グ素子として用いることができる。また、液晶表示装置 のみでなく、密着型イメージセンサー、三次元IC等、 さらに一般に言われている薄膜集積回路にも利用できる ことは言うまでもない。

【0079】以下詳述すると、上記下地膜102上には、エネルギービーム照射による溶融固化過程で結晶化したゲルマニウム膜またはゲルマニウムを含むケイ素膜103iと、それをシードとして結晶化させた結晶性ケイ素膜104iとが島状に形成されている。上記TFT100aの活性領域である結晶性ケイ素膜104iは、チャネル領域109およびその両側のソース、ドレイン領域110、111から構成されている。該結晶性ケイ素膜104i上には、ゲート絶縁膜106を介してチャネル領域109と対向するようにゲート電極107が形成されている。

【0080】また、該ゲート電極107の表面には、これを覆うよう酸化物層108が形成され、さらにTFT100aの全面を覆うよう層間絶縁膜113が形成されている。該層間絶縁膜113には、上記ソース、ドレイン領域110、111に対応する位置にコンタクトホール113aが形成されており、ソース、ドレイン領域110、111は、該コンタクトホール113aを介してTFTの電極配線114、115に電気的に接続されている。

【0081】次に製造方法について説明する。

【0082】まず、図1(a)に示すように、ガラス板

などからなる絶縁性基板101上に、例えばスパッタリ ング法により、厚さ200nm程度の酸化ケイ素からな る下地膜102を形成する。この酸化ケイ素膜102 は、ガラス基板からその上のTFT側への不純物の拡散 を防ぐ働きがある。

【0083】次に、減圧CVD法やプラズマCVD法、 またはスパッタリング法などにより、厚さ10~50n mのゲルマニウム膜またはシリコンゲルマニウム (Si _{1-x}Ge_x)膜103を成膜する。ここでは、減圧CVD 法を用い、温度550℃でSiH,とGeH,との混合ガ 10 スを分解・反応させて膜厚30nmのシリコンゲルマニ ウム(SiasGeas)膜103を成膜した。該シリコ ンゲルマニウム膜103のゲルマニウム分率Xは、Si H, とGeH, との流量比により決定される。ちなみに、 このSi., Ge., 膜103の融点は1180℃程度で あり、成膜と同時に既に結晶化されている。

【0084】その後、図1(a)に示すように、基板上 方からレーザー光105を照射することにより、Si 。。G e。。膜103を再結晶化する。この時のレーザー 光105としては、波長500nm以下のレーザーであ 20 0~60分のアニールを行った。 るXeClエキシマレーザー(波長308nm、パルス 幅40nsec)を用いた。レーザー光の照射条件は、 照射時に基板を200~600℃、例えば400℃に加 熱し、エネルギー密度100~250mJ/cm²、例 えば200mJ/cm'で、照射スポット1カ所に付き 20ショット照射するものとした。これにより、Si 。。。Ge。。。膜103は、その融点以上に加熱され、溶融 して固化する過程において良好な結晶性を有するSi 。。Ge。。膜103cとなる。

【0085】続いて、この結晶性Si。。Ge。。膜10 3 c の表面を、フッ酸 (HF) 水溶液により洗浄し、自 然酸化膜を十分に除去した後すぐに、図1(b)に示す ように、減圧CVD法等による厚さ20~100nm、 例えば30nmの真性(I型)非晶質ケイ素膜(a-S i 膜) 104を成膜する。

【0086】これを水素還元雰囲気下または不活性雰囲 気下、加熱温度550~600℃、数時間から数十時間 の処理時間という条件で、例えば加熱温度580℃、処 理時間20時間でもってアニール処理を行うことによ り、上記 a - S i 膜 1 0 4 を結晶化させる。この際、 a - S i 膜 1 0 4 は、その下層の結晶性 S i。, G e。, 膜 103cの良好な結晶性を反映して結晶化され、図1 (b) に示すように、高品質な結晶性ケイ素膜104c となる。

【0087】以上のような処理により得られた高品質な 結晶性ケイ素膜104cおよび結晶性Si。、Ge。、膜 103cの不要な部分を除去し、図1(c)に示すよう な素子間分離を行って、後にTFTの活性領域、つまり チャネル領域109、ソース、ドレイン領域110、1 11となる島状の結晶性ケイ素膜104iを形成する。

この時、該結晶性ケイ素膜104iの下側には、これと 同一パターンの結晶性SionsGeons膜103iが残

【0088】次に、図1 (d) に示すように、活性領域 となる結晶性ケイ素膜104iを覆うように厚さ20~ 150nm、例えば100nmの酸化ケイ素膜をゲート 絶縁膜106として成膜する。ここでは、TEOS (T etra Ethoxy Ortho Silicat e)を原料として、これを酸素と共にRFプラズマCV D法により処理して、分解・堆積した。このときの基板 温度は、例えば150~600℃、好ましくは300~ 400℃である。なお、上記酸化ケイ素膜の形成は、上 記TEOSを原料として、これをオゾンガスと共に減圧 CVD法または常圧CVD法により処理して行ってもよ い。この場合の基板温度は、例えば350~600℃、 好ましくは400~550℃である。さらに、該酸化ケ イ素膜の成膜後、ゲート絶縁膜自身のバルク特性、およ び結晶性ケイ素膜とゲート絶縁膜との界面特性を向上す るために、不活性ガス雰囲気下、400~600℃で3

【0089】続いて、スパッタリング法により、厚さ4 00~800nm、例えば600nmのアルミニウムを 成膜し、これをパターニングしてゲート電極107を形

【0090】さらに、図1(d)に示すように、ゲート 電極107の表面を陽極酸化して表面に酸化物層108 を形成する。ここでは、上記陽極酸化は酒石酸が1~5 %含まれたエチレングリコール溶液中で行った。このと き、陽極酸化処理は、最初一定電流で220Vまで電圧 を上げ、その状態を1時間保持して終了した。これによ り厚さ200nmの酸化物層108を形成した。なお、 この酸化物層108の厚さは、後のイオンドーピングエ 程において、オフセットゲート領域の長さとなるので、 オフセットゲート領域の長さをこの陽極酸化工程で制御 することができる。

【0091】次に、イオンドーピング法により、ゲート 電極107およびその表面を覆う酸化物層108をマス クとして、活性領域に不純物(リン)を注入する。ドー ピングガスとしてはフォスフィン(PH₁)を用い、加 40 速電圧は60~90kV、例えば80kV、ドーズ量は 1×10¹ ~8×10¹ cm⁻¹、例えば2×10¹ cm ⁻¹とする。これにより、不純物が注入された領域110 と111は後にTFTのソース、ドレイン領域となり、 ゲート電極107および酸化物層108にマスクされて 不純物が注入されない領域109は、後にTFTのチャ ネル領域となる。

【0092】続いて、図1(d)に示すように、レーザ 一光112を照射してアニールを行い、イオン注入した 不純物の活性化を行うと共に、上記不純物導入工程で結 50 晶性が劣化した部分の結晶性を回復させる。この時のレ

ーザー光112としては、XeClエキシマレーザー (波長308nm、パルス幅40nsec) を用いた。 レーザー光の照射は、エネルギー密度150~400m J/cm²、好ましくは200~250mJ/cm²で行 った。このようにして形成されたN型不純物(リン)領 域110、111のシート抵抗は、200~800Ω/ 口であった。

【0093】その後、図1(e)に示すように、厚さ6 00 nm程度の酸化ケイ素膜または窒化ケイ素膜を層間 絶縁膜113として形成する。酸化ケイ素膜を用いる場 合には、TEOSを原料として、これと酸素とのプラズ マCVD法での処理、または該TEOSとオゾンとの減 圧CVD法もしくは常圧CVD法での処理を行えば、段 差被覆性に優れた良好な層間絶縁膜が得られる。なお、 上記層間絶縁膜として、SiH、とNH、を原料ガスとし てプラズマCVD法により成膜された窒化ケイ素膜を用 いると、活性領域とゲート絶縁膜との界面への水素原子 の供給により、TFT特性を劣化させる不対結合手を低 減できる効果がある。

【0094】次に、層間絶縁膜113およびゲート絶縁 20 膜106にコンタクトホール113aを形成して、金属 材料、例えば窒化チタンとアルミニウムの二層膜からな るTFTの電極配線114、115を形成する。ここで 窒化チタン膜は、バリア膜としてアルミニウムが半導体 層に拡散するのを防止する働きがある。そして最後に、 1 気圧の水素雰囲気下での、温度350℃、処理時間3 0分のアニールを行って、図1 (e) に示すTFT10 0 a を完成する。

【0095】このTFT100aを、画素電極のスイッ チング素子として用いる場合には、電極114、115 30 質ゲルマニウム(a-Ge)膜203を成膜する。な の一方をITO (Indium Tin Oxide) 等の透明導電膜からなる画素電極に接続し、他方の電極 から信号を入力するようにする。また、このTFT10 0 a を薄膜集積回路に用いる場合には、ゲート電極 1 0 7上にもコンタクトホールを形成し、必要とする配線を 施せばよい。

【0096】このようにして作製したN型TFTは、電 界効果移動度120~150cm²/Vs、閾値電圧1 ~2 Vという良好なオン特性を示した。また該TFTで は、オフ時のリーク電流を小さく抑えることができた。 【0097】(実施形態2)図2は本発明の実施形態2 による半導体装置及びその製造方法を説明するための図 であり、図2(a)~図2(e)は該製造方法の主要工 程における断面構造を示している。

【0098】図において、200は、本実施形態による 半導体装置であり、そのガラス基板201上には、絶縁 性の下地膜202を介してP型TFT200aが形成さ れている。このTFT200aは、アクティブマトリク ス型液晶表示装置のドライバー回路や画素のスイッチン グ素子として用いることができ、さらに、液晶表示装置 50 のみでなく、上述した薄膜集積回路にも利用できること は言うまでもない。

【0099】以下詳述すると、上記下地膜202上に は、エネルギービーム照射による溶融固化過程で結晶化 したゲルマニウム膜またはゲルマニウムを含むケイ素膜 をシードとして結晶化させた結晶性ケイ素膜204iが 形成されている。この結晶性ケイ素膜204iは、TF Tの活性領域となっており、チャネル領域209および その両側のソース、ドレイン領域210、211から構 成されている。該結晶性ケイ素膜204i上には、ゲー ト絶縁膜206を介してチャネル領域209と対向する ようゲート電極207が形成されている。そして、該T FT200aの表面にはこれを覆うよう層間絶縁膜21 3が形成されており、該層間絶縁膜213の、上記TF Tのソース, ドレイン領域210、211に対応する位 置には、コンタクトホール213aが形成されている。 そして、上記ソース、ドレイン領域210、211は、 上記コンタクトホール213aを介してTFTの電極配 線214、215に電気的に接続されている。

【0100】次に製造方法について説明する。

【0101】まず、図2(a)に示すように、ガラス板 などからなる絶縁性基板201上に、例えばスパッタリ ング法により、厚さ200nm程度の酸化ケイ素からな る下地膜202を形成する。

【0102】次に、プラズマCVD法により、SiH, ガスを原料として、厚さ20~100nm、例えば50 nmの真性(I)型a-Si膜204を成膜し、引き続 いてプラズマCVD法により、GeH、ガスを原料とし て、厚さ30~100nm、例えば50nmの真性非晶 お、このa-Ge膜203に代えて、上記実施形態1で 示したようなシリコンゲルマニウム膜を形成することも できる。ここでは、マルチェンバー型のプラズマCVD 装置を用いて、a-Si膜204とa-Ge膜203と を大気中に曝すことなく連続して成膜した。

【0103】その後、図2(a)に示すように、基板上 方からレーザー光205を照射することにより、a-G e膜203を結晶化する。この時のレーザー光205と しては、波長500nm以下のレーザーであるXeCl 40 エキシマレーザー (波長308nm、パルス幅40ns ec)を用いた。レーザー光の照射条件は、照射時に基 板を200~600℃、例えば400℃に加熱し、エネ ルギー密度50~150mJ/cm¹、例えば100m J/cm¹で照射スポット1カ所に付き4ショット照射 するものとした。これにより、a-Si膜204の上側 Oa-Ge膜2030のみが溶融して固化する過程にて、 該a-Ge膜203は良好な結晶性を有するGe膜20 3 cとなる。また、下層のa-Si膜204は溶融せ ず、結晶化されずにそのまま非晶質状態が維持される。 【0104】そして、不活性雰囲気下で、かつ加熱温度

550℃で30時間アニール処理を行って、上記a-S i 膜 2 0 4 を結晶化させる。この際、a-Si膜 2 0 4 は、その上側の結晶性ゲルマニウム膜203cの良好な 結晶性を反映して結晶化され、図2(b)に示すよう に、高品質な結晶性ケイ素膜204cとなる。

【0105】次に、結晶性ゲルマニウム膜203cのみ をエッチング除去する。ここでは、エッチャントとし て、HF:H,O,:H,Oの比が1:4:5である混合 液を用いて、室温で上記結晶性ゲルマニウム膜203c のエッチングを行った。このようなエッチャントを用い 10 ることにより、シリコンとゲルマニウムとのエッチング 選択比を十分に取ることができ、該ゲルマニウム膜20 3 c をその下側の結晶性ケイ素膜204cを大きくエッ チングすることなく、選択エッチングすることができ る.

【0106】その後、結晶性ケイ素膜204cの不要な 部分を除去し、図2 (c)に示すような素子間分離を行 って、後にTFTの活性領域, つまりチャネル領域20 9、ソース、ドレイン領域210、211となる島状の 結晶性ケイ素膜204iを形成する。

【0107】次に、図2(d)に示すように、活性領域 となる結晶性ケイ素膜204iを覆うように厚さ20~ 150nmの酸化ケイ素膜をゲート絶縁膜206として 成膜する。ここでは、スパッタリング法を用いて100 nmの酸化ケイ素膜を成膜した。またスパッタリング処 理のターゲットとしては酸化ケイ素を用い、スパッタリ ング時の基板温度は200~400℃、例えば350℃ とし、スパッタリング処理における雰囲気は、酸素とア ルゴンとの比率がアルゴン/酸素=0~0.5、例えば 0. 1以下であるものとした。

【0108】続いて、スパッタリング法により、厚さ4 00 nmのアルミニウムを成膜し、これをパターニング してゲート電極207を形成する。

【0109】その後、イオンドーピング法により、ゲー ト電極207をマスクとして、活性領域に不純物 (ホウ 素)を注入する。ここでは、ドーピングガスとしてはジ ボラン (B, H,) を用い、加速電圧は40~80kV、 例えば65kV、ドーズ量は1×10¹⁵~8×10¹⁵c m⁻¹、例えば5×10¹⁵ c m⁻¹としている。これによ り、不純物が注入された領域210と211は、後にT 40 FTのソース、ドレイン領域となり、ゲート電極207 にマスクされて不純物が注入されない領域209は、後 にTFTのチャネル領域となる。

【0110】次に、図2(d)に示すように、レーザー 光212を全面に照射してアニールを行い、イオン注入 した不純物の活性化を行うと共に、上記不純物導入工程 で結晶性が劣化した部分の結晶性を回復させる。この時 のレーザー光212としては、KrFエキシマレーザー (波長248nm、パルス幅20nsec)を用いた。 レーザー光の照射は、エネルギー密度150~400m 50 レイン領域310n,311nからなり、その上には、

 J/cm^{2} 、好ましくは200~250mJ/cm²の条 件で行った。このようにして形成されたP型不純物(ホ ウ素) 領域210及び211のシート抵抗は、500~ $900\Omega/\Box$ であった。

【0111】続いて、図2(e)に示すように、全面に 厚さ600nm程度の酸化ケイ素膜を層間絶縁膜213 として形成する。この場合、上記TEOSを原料とし て、これと酸素とのプラズマCVD法での処理、または 該TEOSとオゾンとの減圧CVD法もしくは常圧CV D法での処理を行えば、段差被覆性に優れた良好な層間 絶縁膜が得られる。

【0112】その後、層間絶縁膜213およびゲート絶 緑膜206にコンタクトホール213aを形成して、金 属材料、例えば窒化チタンとアルミニウムの二層膜によ り、TFTの電極配線214、215を形成する。

【0113】そして最後に、水素のプラズマ雰囲気下 で、処理温度350℃、処理時間30分のアニールを行 って、図2(e)に示すTFT200aを完成する。

【0114】このTFT200aを、画素電極のスイッ 20 チング素子として用いる場合には、電極214、215 の一方をIT〇等の透明導電膜からなる画素電極に接続 し、他方の電極から信号を入力するようにする。また、 このTFTを薄膜集積回路に用いる場合には、ゲート電 極207上にもコンタクトホールを形成し、必要とする 配線を施せばよい。

【0115】このようにして作製したP型TFTは、電 界効果移動度70~90cm¹/Vs、閾値電圧-3~ 4 Vという良好なオン特性を示した。また、該TFT では、オフ時のリーク電流を小さく抑えることができ 30 た。

【0116】(実施形態3)図3は本発明の実施形態3 による半導体装置及びその製造方法を説明するための図 であり、図3 (a) ~図3 (e) は該製造方法の主要工 程における断面構造を示している。

【0117】図において、300は、本実施形態による 半導体装置であり、そのガラス基板301上には、絶縁 性の下地膜102を介してN型TFT300n及びP型 TFT300pとが形成されており、これらは、N型M OSとP型MOSとを相補型に構成したCMOS構造の 回路をなしている。このCMOS構造回路は、アクティ プマトリクス型液晶表示装置の周辺駆動回路や一般の薄 膜集積回路に用いることができる。

【0118】以下詳述すると、上記下地膜302には、 エネルギービーム照射による溶融固化過程で結晶化した ゲルマニウム膜またはゲルマニウムを含むケイ素膜30 3n、303pと、それをシードとして結晶化させた結 晶性ケイ素膜304n、304pとが形成されている。 上記N型TFT300nの活性領域である結晶性ケイ素 膜304nは、チャネル領域309nおよびソース、ド

ゲート絶縁膜306を介してチャネル領域309nと対 向するようゲート電極307nが形成されている。ま た、上記P型TFT300pの活性領域である結晶性ケ イ素膜304pは、チャネル領域309pおよびソー ス, ドレイン領域310p, 311pからなり、その上 には、ゲート絶縁膜306を介してチャネル領域309 pと対向するようゲート電極307pが形成されてい る。

【0119】そして、上記TFT300n, 300pの 表面にはこれらを覆うよう層間絶縁膜313が形成され 10 ており、該層間絶縁膜313の上記各TFTのソース, ドレイン領域に対応する位置には、コンタクトホール3 13aが形成されている。また、N型TFT300nの ソース、ドレイン領域310n、311nは、上記コン タクトホール313aを介して電極配線314、315 に電気的に接続され、P型TFT300pのソース、ド レイン領域310p, 311pは、上記コンタクトホー ル313aを介して電極配線315、316に電気的に 接続され、これらのN型TFT300n及びP型TFT 300pは、CMOS回路を構成している。

【0120】次に製造方法について説明する。

【0121】まず、図3(a)に示すように、ガラス板 などからなる透光性絶縁基板301上に、例えばスパッ タリング法により、厚さ300nm程度の酸化ケイ素か らなる下地膜302を形成する。

【0122】次に、プラズマCVD法により、GeH。 ガスを原料として、厚さ10~50nm、例えば30n mの真性(I)型a-Ge膜303を成膜し、引き続い てプラズマCVD法により、SiH,ガスを原料とし て、厚さ30~100nm、例えば50nmの真性a-Si膜304を成膜する。なお、上記a-Ge膜に代え て、上記実施形態1のシリコンゲルマニウム膜を用いる こともできる。ここでは、マルチェンバー型のプラズマ CVD装置を用いて、a-Ge膜303とa-Si膜3 0.4とを大気中に曝すことなく連続して成膜した。

【0123】その後、図3(a)に示すように、基板下 方側、即ち基板裏面側からレーザー光305を照射する ことにより、a-Ge膜303を結晶化する。この時の レーザー光305としては、ガラス基板301に吸収さ れないような波長域のものを選ぶ必要があり、ここでは 40 XeClエキシマレーザー(波長308nm、パルス幅 40 n s e c) を用いた。レーザー光の照射処理は、照 射時に基板を200~600℃、例えば400℃に加熱 し、エネルギー密度50~150mJ/cm²、例えば 100mJ/cm²で照射スポット1カ所に付き4ショ ット照射して行った。これにより、a-Si膜304の 下側のa-Ge膜303のみが溶融して固化する過程に て、該 a - G e 膜 3 0 3 が良好な結晶性を有する G e 膜 303cとなる。また、a-Ge膜303の上側のa-Si膜304は溶融せず、結晶化されずにそのまま非晶 50 形成され、Nチャネル型TFT300nおよびPチャネ

質状態が維持される。

【0124】次に、該不活性雰囲気下で、例えば加熱温 度580℃,処理時間16時間のアニール処理を行うこ とにより、上記a-Si膜304を結晶化させる。この 際、a-Si膜304は、その下層の結晶性ゲルマニウ ム膜303cの良好な結晶性を反映して結晶化され、図 3 (b) に示すように、高品質な結晶性ケイ素膜304 cとなる。

【0125】次に、結晶性ゲルマニウム膜303cおよ び結晶性ケイ素膜304cの不要な部分を除去し、図3 (c) に示すような素子間分離を行って、後にTFTの 活性領域、つまりチャネル領域309n、309p、及 びソース, ドレイン領域310n, 311n, 310 p, 311pとなる島状の結晶性ケイ素膜304n, 3 04pを形成する。このとき、各島状の結晶性ケイ素膜 304n及び304pの下側には、これらの同一パター ンの結晶性ゲルマニウム膜303n及び303pが残

【0126】続いて、図3(d)に示すように、N型T 20 FTの活性領域となる結晶性ケイ素膜304nおよびP 型TFTの活性領域となる結晶性ケイ素膜304pを覆 うように厚さ100nmの酸化ケイ素膜をゲート絶縁膜 306として成膜する。ここでは、原料であるTEOS を、これと酸素とをRFプラズマCVD法により処理し て、基板温度350℃で分解・堆積することにより酸化 ケイ素膜306を成膜した。

【0127】その後、スパッタリング法により、厚さ4 00~800nm、例えば500nmのアルミニウム (0.1~2%のシリコンを含む)を成膜し、これをパ ターニングしてゲート電極307n、307pを形成す

【0128】次に、イオンドーピング法により、ゲート 電極307n、307pをマスクとして、活性領域に不 純物(リンおよびホウ素)を注入する。ドーピングガス としてはフォスフィン(PH₁)およびジボラン(B₁H () を用い、前者の場合は加速電圧を60~90kV、 例えば80kVとし、後者の場合は加速電圧を40~8 0 k V、例えば6 5 k Vとし、ドーズ量は1×10¹⁵~ 8×10''cm''、例えばリンについては2×10''c m⁻¹、ホウ素については5×10¹ c m⁻¹とする。これ により、ゲート電極307n、307pにマスクされて 不純物が注入されない領域309n、309pは、後に N型TFTおよびP型TFTのチャネル領域となる。ま た、ドーピングに際しては、ドーピングが不要な領域を フォトレジストで覆うことにより、各々の元素を選択的 にドーピングする。これにより、N型TFT300nの ソース、ドレイン領域としてのN型不純物領域310 n、311nと、P型TFT300pのソース、ドレイ ン領域としてのP型不純物領域310p、311pとが

ル型TFT300pを形成することができる。

【0129】続いて、図3(d)に示すように、レーザ 一光312を照射してアニールを行い、イオン注入した 不純物の活性化を行うと共に、上記不純物導入工程で結 晶性が劣化した部分の結晶性を回復させる。この時のレ ーザー光312としては、XeClエキシマレーザー (波長308nm、パルス幅40nsec)を用いた。 該レーザー光は、エネルギー密度250mJ/cm¹で 照射スポット1カ所に付き20ショットでもって照射し

【0130】その後、図3(e)に示すように、プラズ マCVD法により厚さ600nm程度の酸化ケイ素膜を 層間絶縁膜313として形成する。

【0131】次に、層間絶縁膜313およびゲート絶縁 膜306にコンタクトホール313aを形成して、金属 材料、例えば窒化チタンとアルミニウムの二層膜によ り、各TFTの電極配線314、315、316を形成 する。

【0132】そして最後に、1気圧の水素雰囲気下で、 処理温度350℃、処理時間30分のアニールを行っ て、図3 (e) に示すCMOS回路を構成するTFT3 00n, 300pを完成する。

【0133】このようにして作製したCMOS回路にお いて、それぞれのTFTの電界効果移動度は、N型TF Tでは130~180cm'/Vs、P型TFTでは8 0~110cm¹/Vsと高く、閾値電圧はN型TFT では1~2V、P型TFTでは-2~-3Vと非常に良 好な特性を示した。また、上記各TFTでは、オフ時の リーク電流を小さく抑えることができた。

【0134】以上、本発明の実施形態について具体的に 30 説明したが、本発明はこれらの構成に限定されるもので はなく、本発明の技術思想に基づいて各種の変形が可能 である。

【0135】例えば、パルスレーザーであるエキシマレ ーザー照射によりゲルマニウム膜またはゲルマニウムを 含むケイ素膜を結晶化する方法について説明したが、他 の種類のレーザー、例えば連続発振レーザーであるAr レーザー等を用いても同様の処理を行うことができる。 また、レーザーの代わりに、赤外光、フラッシュランプ 等を使用して短時間に1000~1200℃ (シリコン 40 モニターの温度)まで上昇させて試料を加熱するいわゆ るRTA(ラピッド・サーマル・アニール、またはRT P (ラピッド・サーマル・プロセス) とも称する。) 等 のレーザー光と同等の強光を用いてもよい。

【0136】また、液晶表示用のアクティブマトリクス 基板以外に本発明を適用することもできる。例えば、密 着型イメージセンサー、ドライバー内蔵型サーマルヘッ ド、有機系EL(エレクトロルミネッセンス)素子等な どを発光素子としたドライバー内蔵型の光書き込み素子 や表示素子、三次元ICなどが考えられる。

【0137】本発明を適用することによりこれらの素子 の高速化、高解像度化等の高性能化を実現することがで きる。

【0138】さらに本発明は、上述の実施の形態で説明 したMOS型トランジスタに限らず、結晶性半導体を素 子材料としたバイポーラトランジスタや静電誘導トラン ジスタをはじめとして、それらの半導体プロセス全般に 幅広く応用することができる。

[0139]

【発明の効果】以上のように、本発明によれば、良好な 10 結晶性を有するケイ素膜が得られ、その結果、高移動度 を有する高性能半導体装置が簡便な製造プロセスにて製 造可能となる。

【0140】特に、液晶表示装置においては、周辺駆動 回路部を構成するTFTに要求される高性能化および高 集積化を満足した、同一基板上にアクティブマトリクス 部と周辺駆動回路部とをモノリシックに搭載したドライ バモノリシック型アクティブマトリクス基板を実現する ことができ、モジュールのコンパクト化、高性能化およ 20 び低コスト化を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1による半導体装置及びそ の製造方法を説明するための断面図であり、図1(a) ~図1 (e) は、TFTを搭載した半導体装置の製造方 法の主要工程における断面構造を示す図である。

【図2】本発明の実施の形態2による半導体装置及びそ の製造方法を説明するための断面図であり、図2(a) ~図2 (e) は、TFTを搭載した半導体装置の製造方 法の主要工程における断面構造を示す図である。

【図3】本発明の実施の形態3による半導体装置及びそ の製造方法を説明するための断面図であり、図3 (a) ~図3 (e) は、CMOS構成のP型TFT及びN型T FTを搭載した半導体装置の製造方法の主要工程におけ る断面構造を示す図である。

【図4】ゲルマニウムを含むケイ素膜の融点とゲルマニ ウム分率Xとの関係をグラフで示す図である。

【符号の説明】

100, 200, 300 半導体装置

100a, 300n N型TFT

101、201、301 絶縁性基板

102、202、302 下地膜

103 シリコンゲルマニウム膜

103c 結晶性シリコンゲルマニウム膜

104、204、304 非晶質ケイ素膜

104c、204c、304c 結晶性ケイ素膜

104i、204i、304n、304p 活性領域 105, 205, 305, 112, 212, 312 V

ーザー光 106、206、306 ゲート絶縁膜

50 107、207、307n、307p ゲート電極


108 陽極酸化層

109、209、309n、309p チャネル領域 110、210、310n、310p ソース領域 111、211、311n、311p ドレイン領域 113、213、313 層間絶縁膜


113a、213a、313a コンタクトホール


114、115、214、215、314、315、3 16 電極配線 200a, 300p P型TFT 203、303 ゲルマニウム膜 203c、303c、303n、303p 結晶性ゲルマニウム膜


【図1】
















【図2】














フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

HO1L 29/78

技術表示箇所

6 2 7 E